HDLによるVLSI設計 : VerilogHDLとVHDLによるCPU設計 / 深山正幸[ほか]著
| データ種別 | 図書 |
|---|---|
| 出版者 | 東京 : 共立出版 |
| 出版年 | 1999.6 |
| 形態 | vii, 201p ; 24cm |
| 著者標目 | 深山, 正幸(1966-) |
| 件 名 | BSH:集積回路 |
| 分 類 | NDC:549.3 |
| 書誌ID | LT00569790 |
所蔵情報を非表示
| 状 態 | 巻 次 | 所 在 | 請求記号 | 資料番号 | ISBN | 刷 年 | コメント | 利用注記 | 予約・取寄 | お薦めの本 | 自動書庫 | 付録注記 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
|
工学部分室開架 | 549.3/F72/1 | 0111598700000 | 9784320029347 |
|
|
|
|
|
書誌詳細を非表示
| 本文言語 | 日本語 |
|---|---|
| 一般注記 | 参考図書: p[197]-198 |
| NCID | BA42033178 |
| 巻冊次 | ISBN:4320029348 |
目次／あらすじ
類似資料
この資料の利用統計
このページへのアクセス回数：1回
※2020年8月以降